O empaquetado de semicondutores evolucionou desde os deseños tradicionais de PCB unidimensionais ata a unión híbrida tridimensional de vangarda a nivel de oblea. Este avance permite un espazamento de interconexión no rango de micras dun só díxito, con anchos de banda de ata 1000 GB/s, mantendo ao mesmo tempo unha alta eficiencia enerxética. No núcleo das tecnoloxías avanzadas de empaquetado de semicondutores están o empaquetado 2,5D (onde os compoñentes se colocan un ao lado do outro nunha capa intermedia) e o empaquetado 3D (que implica o apilamento vertical de chips activos). Estas tecnoloxías son cruciais para o futuro dos sistemas HPC.
A tecnoloxía de empaquetado 2.5D implica varios materiais de capas intermedias, cada un coas súas propias vantaxes e desvantaxes. As capas intermedias de silicio (Si), incluíndo obleas de silicio totalmente pasivas e pontes de silicio localizadas, son coñecidas por proporcionar as mellores capacidades de cableado, o que as fai ideais para a computación de alto rendemento. Non obstante, son caras en termos de materiais e fabricación e enfróntanse a limitacións na área de empaquetado. Para mitigar estes problemas, o uso de pontes de silicio localizadas está a aumentar, empregando estratexicamente o silicio onde a funcionalidade fina é fundamental, ao mesmo tempo que se abordan as restricións de área.
As capas intermedias orgánicas, que empregan plásticos moldeados en abano, son unha alternativa máis rendible ao silicio. Teñen unha constante dieléctrica máis baixa, o que reduce o retardo RC no encapsulado. A pesar destas vantaxes, as capas intermedias orgánicas teñen dificultades para acadar o mesmo nivel de redución das características de interconexión que os encapsulados baseados en silicio, o que limita a súa adopción en aplicacións de computación de alto rendemento.
As capas intermedias de vidro espertaron un interese significativo, especialmente tras o recente lanzamento por parte de Intel de envases de vehículos de proba baseados en vidro. O vidro ofrece varias vantaxes, como o coeficiente de expansión térmica (CTE) axustable, a alta estabilidade dimensional, as superficies lisas e planas e a capacidade de soportar a fabricación de paneis, o que o converte nun candidato prometedor para capas intermedias con capacidades de cableado comparables ás do silicio. Non obstante, ademais dos desafíos técnicos, o principal inconveniente das capas intermedias de vidro é o ecosistema inmaduro e a actual falta de capacidade de produción a grande escala. A medida que o ecosistema madura e as capacidades de produción melloran, as tecnoloxías baseadas en vidro nos envases de semicondutores poden experimentar un maior crecemento e adopción.
En termos de tecnoloxía de empaquetado 3D, a unión híbrida Cu-Cu sen protuberancias está a converterse nunha tecnoloxía innovadora líder. Esta técnica avanzada consegue interconexións permanentes combinando materiais dieléctricos (como SiO2) con metais incrustados (Cu). A unión híbrida Cu-Cu pode acadar espazamentos inferiores a 10 micras, normalmente no rango de micras dun só díxito, o que representa unha mellora significativa con respecto á tecnoloxía tradicional de microprotuberancias, que ten espazamentos entre protuberancias duns 40-50 micras. As vantaxes da unión híbrida inclúen o aumento das E/S, unha maior largura de banda, un mellor apilamento vertical 3D, unha mellor eficiencia enerxética e unha redución dos efectos parasitarios e da resistencia térmica debido á ausencia de recheo inferior. Non obstante, esta tecnoloxía é complexa de fabricar e ten custos máis elevados.
As tecnoloxías de empaquetado 2.5D e 3D abarcan diversas técnicas de empaquetado. Nos empaquetados 2.5D, dependendo da elección dos materiais das capas intermedias, estas pódense clasificar en capas intermedias baseadas en silicio, materia orgánica e vidro, como se mostra na figura anterior. Nos empaquetados 3D, o desenvolvemento da tecnoloxía de microprotuberancias ten como obxectivo reducir as dimensións de espazamento, pero hoxe en día, mediante a adopción da tecnoloxía de unión híbrida (un método de conexión directa Cu-Cu), pódense conseguir dimensións de espazamento dun só díxito, o que supón un progreso significativo neste campo.
**Principais tendencias tecnolóxicas a ter en conta:**
1. **Áreas de capas intermedias maiores:** IDTechEx predixo previamente que, debido á dificultade de que as capas intermedias de silicio superasen o límite de tamaño de retícula de 3 veces, as solucións de ponte de silicio 2,5D substituirían pronto as capas intermedias de silicio como a principal opción para o empaquetado de chips HPC. TSMC é un importante provedor de capas intermedias de silicio 2,5D para NVIDIA e outros desenvolvedores líderes de HPC como Google e Amazon, e a compañía anunciou recentemente a produción en masa do seu CoWoS_L de primeira xeración cun tamaño de retícula de 3,5 veces. IDTechEx agarda que esta tendencia continúe, con novos avances analizados no seu informe que abrangue os principais actores.
2. **Empaquetado a nivel de panel:** O empaquetado a nivel de panel converteuse nun foco importante, como se destacou na Exposición Internacional de Semicondutores de Taiwán de 2024. Este método de empaquetado permite o uso de capas intermedias máis grandes e axuda a reducir os custos ao producir máis encapsulados simultaneamente. A pesar do seu potencial, aínda hai que abordar desafíos como a xestión da deformación. A súa crecente importancia reflicte a crecente demanda de capas intermedias máis grandes e rendibles.
3. **Capas intermediarias de vidro:** O vidro está a emerxer como un forte candidato para conseguir un cableado fino, comparable ao silicio, con vantaxes adicionais como un CTE axustable e unha maior fiabilidade. As capas intermedias de vidro tamén son compatibles co empaquetado a nivel de panel, o que ofrece o potencial para un cableado de alta densidade a custos máis manexables, o que o converte nunha solución prometedora para as futuras tecnoloxías de empaquetado.
4. **Unión híbrida HBM:** A unión híbrida de cobre-cobre (Cu-Cu) 3D é unha tecnoloxía clave para conseguir interconexións verticais de paso ultrafino entre chips. Esta tecnoloxía empregouse en varios produtos de servidor de gama alta, incluíndo AMD EPYC para SRAM e CPU apiladas, así como a serie MI300 para apilar bloques de CPU/GPU en matrices de E/S. Espérase que a unión híbrida desempeñe un papel crucial nos futuros avances de HBM, especialmente para apilamentos de DRAM que superen as capas de 16 ou 20 altas.
5. **Dispositivos ópticos coempaquetados (CPO):** Coa crecente demanda dun maior rendemento de datos e eficiencia enerxética, a tecnoloxía de interconexión óptica recibiu unha atención considerable. Os dispositivos ópticos coempaquetados (CPO) están a converterse nunha solución clave para mellorar o ancho de banda de E/S e reducir o consumo de enerxía. En comparación coa transmisión eléctrica tradicional, a comunicación óptica ofrece varias vantaxes, incluíndo unha menor atenuación do sinal a longas distancias, unha menor sensibilidade á diafonía e un ancho de banda significativamente maior. Estas vantaxes fan que os CPO sexan unha opción ideal para sistemas HPC de consumo intensivo de datos e eficiencia enerxética.
**Mercados clave a vixiar:**
O principal mercado que impulsa o desenvolvemento das tecnoloxías de empaquetado 2.5D e 3D é sen dúbida o sector da computación de alto rendemento (HPC). Estes métodos avanzados de empaquetado son cruciais para superar as limitacións da Lei de Moore, o que permite ter máis transistores, memoria e interconexións nun só encapsulado. A descomposición dos chips tamén permite unha utilización óptima dos nodos de proceso entre diferentes bloques funcionais, como a separación dos bloques de E/S dos bloques de procesamento, o que mellora aínda máis a eficiencia.
Ademais da computación de alto rendemento (HPC), espérase que outros mercados tamén logren crecemento mediante a adopción de tecnoloxías avanzadas de empaquetado. Nos sectores 5G e 6G, innovacións como as antenas de empaquetado e as solucións de chips de vangarda configurarán o futuro das arquitecturas de redes de acceso sen fíos (RAN). Os vehículos autónomos tamén se beneficiarán, xa que estas tecnoloxías permiten a integración de conxuntos de sensores e unidades de computación para procesar grandes cantidades de datos, garantindo ao mesmo tempo a seguridade, a fiabilidade, a compacidade, a xestión térmica e de enerxía e a rendibilidade.
A electrónica de consumo (incluíndo teléfonos intelixentes, reloxos intelixentes, dispositivos de realidade aumentada/virtual, ordenadores e estacións de traballo) céntrase cada vez máis no procesamento de máis datos en espazos máis pequenos, a pesar de darlle maior importancia ao custo. O empaquetado avanzado de semicondutores xogará un papel fundamental nesta tendencia, aínda que os métodos de empaquetado poden diferir dos empregados na computación de alto rendemento (HPC).
Data de publicación: 07-09-2024