Os envases de semiconductores evolucionaron desde deseños tradicionais de 1D PCB ata unión híbrida 3D de punta a nivel de oblea. Este avance permite un espazo entre interconexións no rango de micras dun só díxito, con anchos de banda de ata 1000 GB/s, mantendo unha alta eficiencia enerxética. No núcleo de tecnoloxías avanzadas de envasado de semiconductores atópanse as embalaxes de 2,5D (onde os compoñentes están colocados cóbado con cóbado nunha capa intermediaria) e os envases 3D (que implican o amoreamento vertical de chips activos). Estas tecnoloxías son cruciais para o futuro dos sistemas HPC.
A tecnoloxía de envasado 2.5D implica diversos materiais de capa intermediaria, cada un coas súas propias vantaxes e desvantaxes. As capas intermediarias de silicio (SI), incluíndo obleas de silicio totalmente pasivas e pontes de silicio localizadas, son coñecidas por proporcionar as mellores capacidades de cableado, tornándoas ideais para a informática de alto rendemento. Non obstante, son custosos en termos de materiais e de fabricación e limitacións de cara na área de envasado. Para mitigar estes problemas, o uso de pontes de silicio localizado está aumentando, empregando estratexicamente o silicio onde a funcionalidade fina é crítica ao tempo que aborda as restricións de área.
As capas intermediarias orgánicas, empregando plásticos moldeados en ventilador, son unha alternativa máis rendible ao silicio. Teñen unha constante dieléctrica inferior, o que reduce o atraso de RC no paquete. A pesar destas vantaxes, as capas intermediarias orgánicas loitan por lograr o mesmo nivel de redución de características de interconexión que os envases a base de silicio, limitando a súa adopción en aplicacións informáticas de alto rendemento.
As capas intermediarias de vidro obtiveron un interese importante, especialmente tras o recente lanzamento de Intel dos envases de vehículos de proba baseados en vidro. Glass ofrece varias vantaxes, como o coeficiente axustable de expansión térmica (CTE), a alta estabilidade dimensional, as superficies lisas e planas e a capacidade de soportar a fabricación de paneis, converténdoa nun candidato prometedor para capas intermediarias con capacidades de cableado comparable a siliconía. Non obstante, ademais dos retos técnicos, o principal inconveniente das capas intermediarias de vidro é o ecosistema inmaduro e a falta actual de capacidade de produción a gran escala. A medida que o ecosistema madura e as capacidades de produción melloran, as tecnoloxías baseadas en vidro nos envases de semiconductores poden ver un maior crecemento e adopción.
En termos de tecnoloxía de envasado 3D, a vinculación híbrida sen bumes Cu-Cu está a converterse nunha tecnoloxía innovadora líder. Esta técnica avanzada consegue interconexións permanentes combinando materiais dieléctricos (como SIO2) con metais incrustados (CU). A unión híbrida Cu-Cu pode conseguir espazos por baixo de 10 micras, normalmente no rango de micras dun só díxito, o que supón unha mellora significativa coa tecnoloxía tradicional de micro-bump, que ten espazos de aproximadamente 40-50 micras. As vantaxes da unión híbrida inclúen un aumento de E/S, ancho de banda mellorado, amoreamento vertical 3D mellorado, mellor eficiencia de enerxía e redución de efectos parasitarios e resistencia térmica debido á ausencia de recheo inferior. Non obstante, esta tecnoloxía é complexa para fabricar e ten maiores custos.
As tecnoloxías de envasado 2.5D e 3D inclúen varias técnicas de envasado. En envases 2.5D, dependendo da elección de materiais de capa intermediaria, pódese clasificar en capas intermediarias baseadas en silicio, baseadas en silicio e baseadas en vidro, como se mostra na figura anterior. Nos envases 3D, o desenvolvemento da tecnoloxía micro-bump pretende reducir as dimensións de espazo, pero hoxe, ao adoptar a tecnoloxía de unión híbrida (un método directo de conexión Cu-Cu), pódense conseguir dimensións de distancia dun só díxito, marcando un progreso significativo no campo.
** Tendencias tecnolóxicas clave para ver: **
1. ** Áreas de capa intermediaria máis grandes: ** IdTechex previamente prevía que debido á dificultade das capas intermediarias de silicio superan un límite de tamaño do retículo 3x, as solucións de ponte de silicio 2.5D substituirían pronto as capas intermediarias de silicio como a elección principal para os chips de envasado HPC. TSMC é un dos principais provedores de capas intermediarias de silicio de 2.5D para NVIDIA e outros desenvolvedores líderes de HPC como Google e Amazon, e a compañía anunciou recentemente a produción masiva do seu cowos_L de primeira xeración cun tamaño de retículo de 3,5x. Idtechex espera que esta tendencia continúe, con outros avances discutidos no seu informe que abrangue os principais actores.
2. ** Envases a nivel de panel: ** Os envases a nivel de panel convertéronse nun foco significativo, como se destacou na exposición de semiconductores internacional de Taiwán 2024. Este método de envasado permite o uso de capas intermediarias máis grandes e axuda a reducir os custos producindo máis paquetes simultaneamente. A pesar do seu potencial, aínda hai que abordar retos como a xestión de Warpage. O seu crecente protagonismo reflicte a crecente demanda de capas intermediarias máis grandes e rendibles.
3. ** Capas intermediarias de vidro: ** O vidro está a xurdir como un forte material candidato para lograr o cableado fino, comparable ao silicio, con vantaxes adicionais como CTE axustable e maior fiabilidade. As capas intermediarias de vidro tamén son compatibles cos envases a nivel de panel, ofrecendo o potencial de cableado de alta densidade a custos máis manexables, o que o converte nunha solución prometedora para futuras tecnoloxías de envasado.
4. ** A unión híbrida HBM: ** A unión híbrida de cobre 3D (Cu-Cu) é unha tecnoloxía clave para lograr interconexións verticais de paso ultra-fino entre chips. Esta tecnoloxía utilizouse en varios produtos do servidor de gama alta, incluído AMD EPYC para SRAM e CPUs apilados, así como a serie MI300 para apilar bloques CPU/GPU en matrices de E/S. Está previsto que a unión híbrida xogue un papel crucial nos futuros avances HBM, especialmente para as pilas DRAM que superan as capas de 16 HI ou 20-HI.
5. ** Dispositivos ópticos co-envasados (CPO): ** Coa demanda crecente de maior rendemento de datos e eficiencia eléctrica, a tecnoloxía de interconexión óptica gañou unha atención considerable. Os dispositivos ópticos co-envasados (CPO) están a converterse nunha solución clave para mellorar o ancho de banda de E/S e reducir o consumo de enerxía. En comparación coa transmisión eléctrica tradicional, a comunicación óptica ofrece varias vantaxes, incluída a menor atenuación do sinal a longas distancias, a sensibilidade reducida de crosstalk e aumentou significativamente o ancho de banda. Estas vantaxes fan que o CPO sexa unha elección ideal para sistemas HPC con intensidade de datos e eficientes enerxéticamente.
** Mercados clave para ver: **
O mercado principal que impulsa o desenvolvemento de tecnoloxías de envasado 2.5D e 3D é, sen dúbida, o sector de computación de alto rendemento (HPC). Estes métodos avanzados de envasado son cruciais para superar as limitacións da lei de Moore, permitindo máis transistores, memoria e interconexións dentro dun único paquete. A descomposición de chips tamén permite a utilización óptima de nodos de proceso entre diferentes bloques funcionais, como separar os bloques de E/S dos bloques de procesamento, aumentando aínda máis a eficiencia.
Ademais da informática de alto rendemento (HPC), tamén se espera que outros mercados logren o crecemento mediante a adopción de tecnoloxías avanzadas de envasado. Nos sectores 5G e 6G, innovacións como as antenas de envasado e as solucións de chip de punta darán forma ao futuro das arquitecturas da rede de acceso sen fíos (RAN). Os vehículos autónomos tamén se beneficiarán, xa que estas tecnoloxías apoian a integración de suites de sensores e unidades informáticas para procesar grandes cantidades de datos ao tempo que garanten seguridade, fiabilidade, compacto, potencia e xestión térmica e rendibilidade.
A electrónica de consumo (incluídos teléfonos intelixentes, reloxos intelixentes, dispositivos AR/VR, PC e estacións de traballo) están cada vez máis centrados en procesar máis datos en espazos máis pequenos, a pesar dun maior énfase no custo. Os envases avanzados de semiconductores xogarán un papel clave nesta tendencia, aínda que os métodos de envasado poden diferir dos empregados no HPC.
Tempo de publicación: outubro-07-2024