Os envases de semicondutores evolucionaron dende os deseños tradicionais de PCB 1D ata a unión híbrida 3D de vangarda a nivel de obleas. Este avance permite un espazo de interconexión no rango de micras dun só díxito, con anchos de banda de ata 1000 GB/s, mantendo unha alta eficiencia enerxética. No núcleo das tecnoloxías avanzadas de envasado de semicondutores atópanse os envases 2.5D (onde os compoñentes colócanse un a carón nunha capa intermedia) e os envases 3D (que implica apilar verticalmente chips activos). Estas tecnoloxías son cruciais para o futuro dos sistemas HPC.
A tecnoloxía de envasado 2.5D implica varios materiais de capa intermedia, cada un coas súas propias vantaxes e desvantaxes. As capas intermedias de silicio (Si), incluíndo obleas de silicio totalmente pasivas e pontes de silicio localizadas, son coñecidas por ofrecer as mellores capacidades de cableado, polo que son ideais para a computación de alto rendemento. Non obstante, son custosos en termos de materiais e fabricación e teñen limitacións na área de embalaxe. Para mitigar estes problemas, está aumentando o uso de pontes de silicio localizadas, empregando estratexicamente o silicio onde a funcionalidade fina é fundamental mentres se abordan as limitacións da área.
As capas intermedias orgánicas, que utilizan plásticos moldeados en fan-out, son unha alternativa máis rendible ao silicio. Teñen unha constante dieléctrica máis baixa, o que reduce o atraso RC no paquete. A pesar destas vantaxes, as capas intermedias orgánicas loitan por acadar o mesmo nivel de redución de características de interconexión que os envases baseados en silicio, limitando a súa adopción en aplicacións informáticas de alto rendemento.
As capas intermedias de vidro xeraron un importante interese, especialmente despois do lanzamento recente de Intel de envases de vehículos de proba baseados en vidro. O vidro ofrece varias vantaxes, como o coeficiente axustable de expansión térmica (CTE), unha alta estabilidade dimensional, superficies lisas e planas e a capacidade de soportar a fabricación de paneis, polo que é un candidato prometedor para capas intermedias con capacidades de cableado comparables ao silicio. Non obstante, ademais dos retos técnicos, o principal inconveniente das capas intermedias de vidro é o ecosistema inmaduro e a falta actual de capacidade de produción a gran escala. A medida que o ecosistema madure e melloren as capacidades de produción, as tecnoloxías baseadas en vidro nos envases de semicondutores poden experimentar un maior crecemento e adopción.
En canto á tecnoloxía de envasado 3D, a unión híbrida sen golpes de Cu-Cu estase a converter nunha tecnoloxía innovadora líder. Esta técnica avanzada consegue interconexións permanentes combinando materiais dieléctricos (como SiO2) con metais incrustados (Cu). A unión híbrida Cu-Cu pode acadar espazos inferiores a 10 micras, normalmente no rango de micras dun só díxito, o que supón unha mellora significativa con respecto á tecnoloxía tradicional de microbump, que ten espazamentos entre 40 e 50 micras. As vantaxes da unión híbrida inclúen un aumento da E/S, un ancho de banda mellorado, un apilamiento vertical 3D mellorado, unha mellor eficiencia energética e unha redución de efectos parasitarios e resistencia térmica debido á ausencia de recheo inferior. Non obstante, esta tecnoloxía é complexa de fabricar e ten custos máis elevados.
As tecnoloxías de envasado 2.5D e 3D abarcan varias técnicas de envasado. Nos envases 2.5D, dependendo da elección dos materiais da capa intermedia, pódese clasificar en capas intermedias a base de silicio, de base orgánica e de vidro, como se mostra na figura anterior. No envasado 3D, o desenvolvemento da tecnoloxía de micro-bump ten como obxectivo reducir as dimensións de espazamento, pero hoxe en día, mediante a adopción da tecnoloxía de enlace híbrido (un método de conexión directa Cu-Cu), pódense acadar dimensións de espazamento dun só díxito, o que supón un avance significativo no campo. .
**Tendencias tecnolóxicas clave para observar:**
1. **Áreas de capas intermedias máis grandes:** IDTechEx predixo anteriormente que, debido á dificultade de que as capas intermedias de silicio superan un límite de tamaño de retícula 3x, as solucións de pontes de silicio 2.5D pronto substituirían as capas intermedias de silicio como a opción principal para envasar chips HPC. TSMC é un importante provedor de capas intermedias de silicio 2.5D para NVIDIA e outros desenvolvedores HPC líderes como Google e Amazon, e a compañía anunciou recentemente a produción en masa do seu CoWoS_L de primeira xeración cun tamaño de retícula 3.5x. IDTechEx espera que esta tendencia continúe, con novos avances discutidos no seu informe que abarcan os principais xogadores.
2. **Embalaxe a nivel de panel:** Os embalaxes a nivel de panel convertéronse nun foco importante, como se destacou na Exposición Internacional de Semicondutores de Taiwán de 2024. Este método de envasado permite o uso de capas intermedias máis grandes e axuda a reducir os custos ao producir máis paquetes ao mesmo tempo. A pesar do seu potencial, aínda hai que abordar desafíos como a xestión de warpage. O seu crecente protagonismo reflicte a crecente demanda de capas intermediarias máis grandes e máis rendibles.
3. **Capas intermedias de vidro:** O vidro está emerxendo como un material candidato forte para conseguir un cableado fino, comparable ao silicio, con vantaxes adicionais como CTE axustable e maior fiabilidade. As capas intermedias de vidro tamén son compatibles cos envases a nivel de panel, o que ofrece o potencial de cableado de alta densidade a custos máis controlables, polo que é unha solución prometedora para as futuras tecnoloxías de envasado.
4. **Enlace híbrido HBM:** A unión híbrida 3D cobre-cobre (Cu-Cu) é unha tecnoloxía clave para lograr interconexións verticais de paso ultrafino entre chips. Esta tecnoloxía utilizouse en varios produtos de servidor de gama alta, incluíndo AMD EPYC para SRAM e CPU apiladas, así como na serie MI300 para apilar bloques de CPU/GPU en matrices de E/S. Espérase que a conexión híbrida desempeñe un papel crucial nos futuros avances de HBM, especialmente para as pilas de DRAM que superan as capas 16-Hi ou 20-Hi.
5. **Dispositivos ópticos envasados en conxunto (CPO):** Coa crecente demanda de maior rendemento de datos e eficiencia energética, a tecnoloxía de interconexión óptica gañou considerable atención. Os dispositivos ópticos empaquetados (CPO) están a converterse nunha solución clave para mellorar o ancho de banda de E/S e reducir o consumo de enerxía. En comparación coa transmisión eléctrica tradicional, a comunicación óptica ofrece varias vantaxes, incluíndo unha menor atenuación do sinal a longas distancias, unha sensibilidade de diafonía reducida e un ancho de banda significativamente maior. Estas vantaxes fan que CPO sexa unha opción ideal para os sistemas HPC de gran eficiencia enerxética e intensivos en datos.
**Mercados clave para ver:**
O mercado principal que impulsa o desenvolvemento das tecnoloxías de envasado 2.5D e 3D é, sen dúbida, o sector da computación de alto rendemento (HPC). Estes métodos de empaquetado avanzados son cruciais para superar as limitacións da Lei de Moore, permitindo máis transistores, memoria e interconexións dentro dun único paquete. A descomposición dos chips tamén permite unha utilización óptima dos nodos de proceso entre diferentes bloques funcionais, como separar os bloques de E/S dos bloques de procesamento, mellorando aínda máis a eficiencia.
Ademais da computación de alto rendemento (HPC), tamén se espera que outros mercados acaden un crecemento mediante a adopción de tecnoloxías de envasado avanzadas. Nos sectores 5G e 6G, innovacións como as antenas de embalaxe e as solucións de chip de vangarda darán forma ao futuro das arquitecturas de redes de acceso sen fíos (RAN). Os vehículos autónomos tamén se beneficiarán, xa que estas tecnoloxías admiten a integración de paquetes de sensores e unidades informáticas para procesar grandes cantidades de datos ao tempo que se garante a seguridade, a fiabilidade, a compacidade, a xestión de enerxía e térmica e a rendibilidade.
Os produtos electrónicos de consumo (incluídos teléfonos intelixentes, reloxos intelixentes, dispositivos AR/VR, ordenadores e estacións de traballo) céntranse cada vez máis en procesar máis datos en espazos máis pequenos, a pesar dunha maior énfase no custo. Os envases avanzados de semicondutores xogarán un papel fundamental nesta tendencia, aínda que os métodos de envasado poden diferir dos utilizados en HPC.
Hora de publicación: 25-Oct-2024